'회로이론'에 해당되는 글 21건

전기 포스팅을 오랜만에 진행하는 것 같습니다.

 

날도 춥고...

 

집안에 머무는 시간이 많아지다보니

 

점점 더 게을러지는 것 같아요.

 

다시 심기일전해서 포스팅 해보도록 하겠습니다.

 

---

 

 

지난 시간에는 찐 OP AMP와 그 이론에 대해서 공부했다면

 

오늘은 이상적인 상황을 가정하여 OP AMP를 공부해볼건데요.

 

별거 없습니다.

 

이상적인 OP AMP는 다음과 같은 특징을 가지도록 설계되었습니다.

 

개방루프 이득이 무한대에 가깝고

 

입력저항 역시 무한대에 가깝습니다.

 

그리고 출력저항이 거의 0에 가깝죠.

 

우리는 이것을 이상적인 OP AMP다 라고 가정합니다.

 

말로 표현하면 무슨말인지 이해가 잘 안가겠죠?

 

도식을 볼까요.

 

지난시간에 배웠던 그림을 따오겠습니다.

 

 

공급전원은 생략하고

 

---

 

Ri와

 

Ro를

 

각각 보았을때

 

입력저항이 무한대라는 의미는

 

입력측이 거의 개방된 상태와 비슷하다는 의미이죠.

 

즉 입력측에 

 

V = I * R 공식으로 미루어보았을때

 

전류가 거의 0이므로

 

전력손실 I^2*R도 거의 0에 수렴합니다.

 

이상적인 OP AMP는 이렇듯 입력측 전력손실이 거의 없습니다.

---

Ro가 0이라는 의미는

 

거의 단락이 되버린 상태라고 가정할 수 있는데.

 

저항이 단락되고 양끝단이 개방되어있다면 

 

출력측 역시 전력손실이 거의 없이 에너지가 변환될 수 있다는 사실을 캐치

할 수 있습니다

I^2 * R = P

 

공식에서 보듯

 

R이 거의 0이므로

 

I가 어떤상태이건

 

전력손실이 거의 0에 수렴합니다.

 

이상적인 OP AMP에 특성이죠.

 

---

그에 반하여

 

개방루프 전압이득이 거의 무한대가 나오게끔

 

설계가 되어야 가장 이상적인 OP AMP라고 할 수 있는데

 

그 이유는

 

아래 그림을 통해 살펴보는게 좋겠군요.

 

위 그림은 이상적인 OP AMP의 간략화 된 그림입니다

 

 

위 그림을 다시봅시다.

 

OP AMP는 이미 배웠듯 V2-V1의 전압의 크기를

 

A배만큼 뻥튀기시켜 V(output)으로 내보낸다고 배웟었습니다.

 

수식으로 정리해보면.

 

(V2-V1)*A = V(output)

 

여기서 이상적인 OP AMP는 V2와 V1이 아예 같은 경우를 말합니다.

 

왜 같아야 하는지 그 이유는 밑에서 설명하겠습니다. 

---

 

위에 기술한 조건을 잘 정리해보면 이렇습니다.

 

먼저 

 

I1과 I2는 각각 0일 수 밖에 없다는 사실을 알아야하죠

 

왜냐?

 

입력저항이 거의 무한대이기 때문에.

 

개방회로로 동작하므로.

 

솔직히 여기까지는 그럭저럭 이해가 되실겁니다.

 

문제는 다음이죠.

 

제가 학부생이었을때 OP AMP를 이해하는데

 

참 애먹었던 부분입니다.

 

V1이 반전 입력단자와

 

접지선 사이의 전압이라 가정하며

 

V2가 비반전 입력단자와

 

접지선 사이의 전압이라 가정하겠습니다.

 

이상적인 OP AMP는 어떤 소자일까요?

 

V2와 V1의 전압차가 없거나 매우 작은데

 

무한대만큼 전압을 증폭시킨다면 가장 이상적인 소자라고 할 수 있지 않을까요?

 

즉, 

 

(V2-V1) * A = V(output)

 

V(output)은 무한정 커질 수 없죠. 공급전압에 제한을 받는다고 이미 배웠습니다.

 

 

V2 - V1이 0인데 V(output)이 0이 아닌 상수가 나올라면

 

어찌해야 될까요?

 

모르긴 몰라도 A는 무한대에 근접해야 할 겁니다

 

이를 이상적인

 

OP AMP의 중요한 특성이라 볼 수 있는데.

 

실제로 회로해석은 이러한 특성을 기반으로 문제해석이 이루어집니다.

 

실제에 기반한 회로들은 이렇게 이상적인 특성을 모두 갖추고 있지 못합니다.

 

허나.

 

그 오차범위가 매우 미미하여 무시해도 될만큼

 

이상적인 소자와 가깝게 설계됩니다.

 

여기서 잠깐.

 

지난시간에 배웠듯 실제적인 OP AMP는 그 수치가 아무리커도

 

공급전압에 제한된다라고 말씀드렸던건

 

 

이번시간에도 잊지말고 기억하셨음하면서...

 

이번시간 짧게 마무리하겠습니다.

보통 대학생때 전기공학이건 전자공학이건

 

전기분야에 몸담는 공학도라면

 

OP AMP(연산증폭기)에 대해서 한번쯤 들어보신적 있을 겁니다.

 

제경우 약 10여년전 학부생 당시 연산증폭기가 굉장히 중요하다고

 

 

 

교수님께서 강조하셨던것이 기억에 남네요.

 

학부생때에는 솔직히 이해따위 필요없고

 

일단 중간 기말고사는 잘봐야되니까 무작정 머리에 때려넣었습니다.

 

이해하기에는 늘 공부할 시간이 너무없었고 나가서 술먹고 놀기 바빳거든요.

 

사실 현업에 종사하는 지금도 저는 OP AMP의 내부 구조에 대해서 자세히 들여다 본적도 없고

 

100% 이해하지 못하며 100% 이해할 마음도 없습니다.

(원리를 이해하면 물론 좋겠지만, 엔지니어는 누군가가 만들어 놓은 물건을 잘활용하는 능력이

세세한 원리를 이해하는 능력보다 중요함.)

 

어찌되었건 누군가 만들어 놓은거 잘사용하기만 하면 되는거 아니겠습니까?

 

 

 

 

저는 어쨋든 여러분들께 제가 학생이었을때 이해가 안가서

 

그냥 외워야만 했었던 부분을 지금에선 어떻게 이해하게 되었는지와...

 

그래서 이물건을 어떻게 써먹는다는 건지를 설명하는 부분에 초점을 맞추겠습니다.

 

이론적인 부분이야 저보다 교과서가 훨씬 자세하게 소개되어 있을테니까요.

 

그럼 시작하겠습니다.

 

---

연산증폭기는 어떻게 탄생했을까요?

 

때는. 2차세계 대전 이후.

 

 

미국 국방부 연구센터에서는 아날로그 컴퓨터를 설계하기 시작하였는데.

 

컴퓨터라는 장비가 연산과정에 탁월하다는 것은 모두들 아시죠?

 

컴퓨터 초기 모델을 만들기 위해 개발된 부품으로서

 

1947년 존 라가지니와 그동료에 의해

 

소개되었죠.

 

이러한 연산증폭기의 기능은

 

간단합니다.

 

 

덧셈이나 뺄셈 곱셈이나 나눗셈 심지어 미분적분까지

 

다양한 수학연산을 가능케합니다.

 

대단하지 않나요?

 

사람은 훌륭한 지능체이지만

 

많은 실수를 범합니다.

 

그중 가장 많이 저지르는 실수가 바로 계산실수 입니다.

 

그런 문제를 사라지게 도와준 엄청나게 획기적인 발명이다 이거죠.

 

정확한데 계산속도도 빠르다면 안사용할 이유가 있을까요?

 

아시다시피

 

계산속도로는 인간이 컴퓨터를 앞지를 수 없습니다.

 

연산증폭기는 실로 엄청나게 복잡한 소자의 집합체입니다.

 

 

이러한 복잡한 회로의 구성에 의해

 

실제로 계산이 수행되는 것인데

 

그렇담 우리는 OP AMP를 배우기 위해서 위 회로를 전부다 해석할 수 있어야 되는거냐?

 

하면 그건 아닙니다.

 

위 회로를 간단하게 나타낸 등가회로가 있습니다.

 

등가회로가 무엇인지는 앞에서 이미 설명한바 있죠..

 

일단 실제를 배우고 등가회로는 차차 설명드려보죠.

 

연산증폭기는 위와 같이 8개의 다릿발을 가지고 있습니다.

 

다릿발의 각각의 역할은 아래와 같습니다.

 

다릿발이 많아서 역할이 복잡해보이지만

 

실상 쓰이는 핀은 몇개 안됩니다.

 

일단 5번은 안씁니다.

 

1번과 8번은 이름에서도 유추할 수 있듯 영점을 잡는 거라고 생각하면 되는데.

 

쉽게 설명해보자면

 

Y=X 라는 수식을

 

수학적으로 해석하자면

 

X라는 입력에 100을 주면 출력으로 100이 나간다 정도로 이해하면 되겠지만

 

공학은 그렇지 않을 수 있거든요.

 

실제에는 X에 100을주면 Y가 99가 나오는 경우도 더러 있다는 겁니다.

 

실제는 이상적인 상황과는 다르게 여러 변수들이

 

상호작용하여

 

수학적으로 이해되지 않는 부분이 많다는 것이죠.

 

때문에 이런 값을 보정하기 위해서 1번과 8번핀을 쓰게되는데

 

자세한 원리는 여러분이 OP AMP를 사용하게 되는경우 메이커의 데이터시트를

 

찾아보시기 바랍니다.

 

연산증폭기가 실제로는 이런 모습이지만

 

우리가 회로이론이라는 과목을 공부하게되면서 자주 접하는 그림은

 

아래그림일 겁니다

 

 

학부생이 배우는 회로이론은 이상적인 회로를 가정하고 배우기 때문에

 

영점 보정용핀은 통상 생략하고 표현이되며

 

• 4번핀과 6번핀은 전원 공급을 위한핀

 

구조를 보다시피 6번(양전원 공급)과 4번(음전원 공급)은 소자 자체를

 

구동시키기 위한 전원이라 생각하면 됩니다.

 

소자라함은 

 

 

여러번 등장하는 위 사진 제품자체의 전원을 ON 시키기 위한 기능이죠.

 

별거 없어보이지만

 

아래에서 설명할 출력 전압의 최대치

 

기준이 되기 때문에 꽤나 중요한 의미를 지닙니다.

 

그래서 제목도 초록색으로 표시함.

 

• 2번핀과 3번핀은 원하는 출력을 얻기 위해서 인가하는 입력핀

2번핀과 3번핀은 원하는 출력을 얻어내기 위해 집어넣는 입력으로써

 

4번핀 6번핀과는 그의미가 다릅니다.

 

4번과 6번핀은 소자를 ON 시키기 위해서 전원을 무작정 투입하는 과정이라면

 

2번과 3번핀은 출력을 원하는 만큼 얻기 위해서 세심하게 전원을 조작하는 느낌입니다.

 

수학을 예로들면 Y=2X라는 함수가 있는데

 

Y라는 출력을 4를 얻기위해서 X에 2를 입력해야되는 이치와 동일합니다.

 

여기에서 X에 2를 입력해야 된다는 것의 의미는

 

2번핀과 3번핀에 수학의 2에 해당하는 입력을 집어넣는다라고 이해하시면 되겠습니다.

 

• 7번핀은 출력핀

 

7번핀은 2번핀과 3번핀의 결과물로서

 

위에 예로든 Y=2X에서 Y입니다.

 

---

다 좋은데... 그래서 대체 어떻게 수학적인 연산이 가능하다는 것인가?

 

학부생때 OP AMP를 달달 외우면서 스스로 던졌던 질문입니다.

 

앞으로 OP AMP 강좌를 여러강에 걸쳐 소개해드릴 겁니다.

 

위 질문에 대한 해답을 얻기 위해서는 OP AMP가 어떤식으로 동작되는지

 

그 원리를 정확히 이해해야 합니다.

 

때문에 지금 당장 답을 드릴 수는 없겠네요.

 

제가 써놓은 이문구.

 

다음 포스팅을 보더라도 까먹지 마시고 계속 상기하시면서 포스팅속에 해답을 찾아보세요.

 

사실 회로이론을 처음 접하면

 

너무 방대한 지식이 한꺼번에 주입되어

 

공부하는 목적자체를 잊고

 

큰틀을 보지 못하고 현재 배우고 있는거를 외우기 바쁜거 같습니다.

 

이 물음에 대한 해답을 위해서는

 

아래 그림을 이해하는 과정이 필요할 것 같습니다.

 

아래 그림은 허접하지만.

 

OP AMP의 내부회로를 테브난 등가회로로 대체한 그림입니다.

 

 

Ri 라는 것은 입력측의 테브난 등가저항을 나타내고

 

Ro는 출력측의 테브난 등가회로를 나타냅니다.

 

이제 설명드릴테니 잘 이해해보세요

 

2번핀과 3번핀을 멀티 테스터기로 전압을 찍었고 그값이 Vd가 나왔다고 칩시다.

 

출력쪽의 종속전원은 Vd에 A배 비례하는 전압을 내고 있는 구조인데

 

너무 간단하게도

 

Vd를 넣었는데 Vd에 A배가 출력되는 결과를 얻게 되었습니다.

 

실제로 Ri는 무한대에 가까운 아주아주 커다란 저항이고

 

Ro는 0옴과 가까운 아주아주 작은 저항입니다.

 

입력쪽에 인가된 전압은 실질적으로 개방회로와 같아서

 

손실이 없이 Vd가 그대로 입력되면

 

출력쪽의 저항 Ro는 그값이 매우작아서

 

마치 단락회로와도 같기때문에 전압강하 없이

 

Vd의 A배만큼 출력이 가능하다는게 이론적인 상식입니다.

 

허나 진짜 그럴까요...?

 

입력 전압을 얼마나 넣건

 

출력이 내가 원하는 만큼 무한정 나올까요?

 

그런 소자는 세상에 존재하지 않는다가 정답이에요.

 

실제로는 입력핀에 인가한 전압

 

4번핀과 6번핀의 전압이 최대치라 보시면 됩니다.

 

정리하면 이렇습니다.

 

2번핀과 3번핀의 전위차를 Vd로 정의하고

 

7번핀과 접지간 전위차를 Vo로 정의하고

 

6번핀과 4번핀의 전위차를 Vcc로 정의하면

 

Vd * A(개루프이득) = Vo

 

-Vcc <= Vo <= Vcc

 

라는 것이죠.

 

결론은

 

Vd값이 아무리 크더라도 Vo는 Vcc에 종속된다는 것이 실제입니다.

 

보통 Vcc 전압으로는 DC 5[V] ~ DC 24[V]정도를 넣기 때문에

 

최대 출력전압이 +24[V] , -24[V] 에서 왔다리 갔다리 한다는 사실을 알 수 있죠.

 

오늘 배운 파트는

 

개방루프 형태를 배운건데요.

 

개방루프가 있다면 폐루프 형태 또한 존재하겠죠?

 

다음시간에 이어서 배워보도록 하겠습니다.

 

 

 

 

지난 시간까지 테브난의 정리에 대해서

 

배워봤습니다.

 

오늘은 노턴의 정리를 배울겁니다.

 

노턴의 정리는 사실 테브난 정리와 같습니다.

 

다만.

 

어느 관점에서 회로를 바라보느냐의 차이입니다.

 

 

자.

 

이게 무슨이야기이냐면.

 

이미 지난포스팅에서 테브난의 정리에

 

대해서 아래와 같이 정의했었는데요.

'두개의 선형 회로가

 

전압원(단자의 개방회로 전압)과 저항(독립 전원 off 상태에서의 등가저항)이

 

직렬로 연결된 등가회로로

 

대체될 수 있다'

 

라고 이야기했었죠?

 

노턴의 정리는. 이렇습니다.

 

'두개의 선형 회로가

 

전류원(단락회로 종단에 흐르는 전류)과 저항(독립 전원 off 상태에서의 등가저항)이

 

병렬로 연결된 등가회로로

 

대체될 수 있다'

 

차이점을 보아하니

 

전압원이 아니라 전류원이라는점.

 

직렬이 아니라 병렬이라는 점이 다른 것 같습니다.

 

이해를 돕기위해서

 

지난포스팅에 사용했던 그림을 그대로 설명해드리는 것이 이해가 빠르겠네요

 

 

테브난 등가회로가 선형성을 만족해야 성립되듯이

 

노턴의정리 역시 선형성을 만족해야 성립됩니다.

 

아래그림은 테브난 등가회로를 설명하면서 나타냈었던

 

지난포스팅의 자료를 인용한건데요.

 

 

테브난의 정리를 설명했을 당시에는

 

그림 1이

 

아래와 같이 표현되었었죠.

 

 

노턴의 정리는 어떻게 표현될까요?

 

사실상.

 

전압원이 전류원으로 바뀌었고.

 

저항이 직렬연결에서 병렬연결로 바뀌었다는 점외에

 

모두 동일합니다.

 

이는...

 

가만히 생각해보면.

 

앞선 포스팅에서 언급했던 전원변환 챕터와

 

동일한 의미를 가집니다.

 

그렇담...

 

어떻게 노턴의 등가저항과

 

노턴의 등가 전류원을 구할 수 있느냐?

 

사실 노턴의 등가저항은.

 

앞에서 언급했던 포스팅과 완전히 동일한 방법으로 구할 수 있습니다.

 

이전 포스팅을 찾아가기 힘드신 분들을 위해서

 

지난 포스팅을 그대로 인용하겠습니다.

 

ㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡ 테브난의 등가저항 구하기(포스팅 인용)글 ㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡ

STEP 2 노턴의 등가저항 구하기

 

등가저항을 구하는 방법은 조금 까다로울 수 있겠네요.

 

먼저, R1을 떼버리고 생각하는 것도 동일합니다.

 

R1이 영향을 끼지지 않도록 한뒤 나머지가 어떻게 변화하는지를 확인하고 싶은거니까요.

 

헌데... 경우가 2가지로 나뉩니다.

 

 

선형적인 회로라고 표기되어 있는부분에

 

종속 전원을 가지고 있느냐 아니냐.

 

종속전원을 가지고 있지 않다면

 

단순히 독립전원을 꺼버리고(꺼버린다는 의미는 독립전원을 없애고 단락상태로 만든다는 의미) a, b를 

 

멀티미터로 찍어서 V(th)를 구하면 됩니다.

 

종속전원을 가지고 있는 경우에는

 

종속전원을 제외한 독립전원을 다꺼버린뒤

 

외부에서 전압을 1[V]를 인가하는 방법을 생각 할 수 있는데

 

이게 무슨 의미인지 헷갈릴 수 있어 설명을 추가합니다.

먼저 위와 같은 회로가

 

주어졌다면.

 

R1은 부하측이니 일단 제거합니다.

 

그렇담

 

아래 그림처럼 되겠지요?

 

 

이때 양 개방단자를 멀티미터로 찍는데

 

그전에 V2를 끄고 단락상태로 만든다음

 

마찬가지로 VCVS2도 꺼야 마땅하나

 

문제는 VCVS2가 외부요인에 종속되어 골치가 아픈경우입니다.

 

결과론적으로 보면

 

위 그림같은 경우야 V2에 종속되어 사실상 꺼버려도 무관하겠지만

 

우리는 실제로 선형적인 회로가 어떻게 생겼는지 일일히 관찰하기도 어려울 뿐더러

 

어떤 변수가 서로 얽히고 섥혀있는지 알기도 힘듭니다.

 

해서 편법을 씁니다. 

 

아래 그림에서

V2만 꺼버리고 VCVS2는 냅둔 상태에서

 

외부에서 1[V] 전압원을 인가하는 겁니다.

 

그리고 a 단자쪽으로 들어가는 전류를 I(o)로 두어

 

전류를 구하여

 

1[V] 외부전압원 / I(o) 멀티테스터기 측정전류치 = R(th)

 

ㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡㅡ

STEP 1 노턴의 등가회로 단락전류 구하기

 

사실. 단락전류 구하는 방법은 너무쉽습니다.

 

왜냐하면

 

위 회로에서 R1을 날리면

 

필시

 

여기서 a, b를 단락시켰다고 가정했을때 전류가 바로

 

노턴의 정리

 

등가전류입니다.

 

당연히 I(n)이 흐를 수 밖에 없을겁니다.

 

여기서.

 

V(테브난 등가전압) = R(테브난 등가저항 or 노턴의 등가저항) * I(노턴 전류 = 단락전류)

 

와 같은 관계식이 성립하는데

 

이는 테브난 등가회로와 노턴의 정리가 서로

 

전원변환 관계에 의해 자유자재로 변환될 수 있음을 암시하죠

노턴의 정리던 테브난 등가회로던 실상 실무에서

 

이러한 이론이 많이 쓰이지는 않는거 같습니다.

 

 

박사급 엔지니어로써 새로운 회로를 개발하거나 연구소에 있지 않는이상

 

우리는 누군가 잘만들어 놓은 것을 활용하기만 하면 되니까요.

 

허나 이론을 알고서 실무를 접근하는 것과

 

이론에 전무하고 실무를 접근하는 것에는 분명한 차이가 있습니다.

 

제 경험상...

 

이론을 알고 있는 후배들이 조금더 이해도라든가 업무 습득 속도가 월등히 우수했던 것 같습니다.

 

여러분도.

 

쓸데없는 공부라고 생각하지 마시고...

 

목적을 가지고 공부를 해보시기 바랍니다.

지난시간에 이어서

 

테브난의 예제에 대해서 살펴보는 시간을

 

가져보고 짧게 끝내보겠습니다.

 

---

 

문제는 이렇습니다.

 

QUEST NO. 1

 

A, B단자 기준으로

 

왼쪽의 테브난 등가회로를 구해봅시다.

 

지난시간에 말씀드렸다시피 2가지

 

규칙이 있었죠?

 

기억 안나시는분은 지난번 포스팅 다시 참고해보시길...

 

아참.

 

이회로를 들어가기전에 먼저 따져야 하는게 있었죠?

 

선형성을 만족하느냐에요.

 

보시다시피 이상적인 전압원, 전류원

 

저항으로만 이루어진 위 두 회로는 모두 선형성을 만족합니다.

 

여기서 두회로란...

 

이상, 2가지 회로를 뜻하는데

 

두회로는 모두 선형성을 만족한다는 사실을 쉽게 알 수 있을겁니다.

 

테브난 등가회로가 선형성을 가지는 두회로가 하나의 회로로 변환된다는 사실을

 

알았을 경우

 

위 회로는 테브난 등가회로로 변환 가능함을 암시하는데..

 

이제...

 

 

본격적으로 문제를 해결해봅시다.

 

먼저

 

테브난 등가저항을 먼저 구해보겠습니다.

 

테브난 등가저항을 구할때는 먼저...

 

이상적인 독립전원을 끄라고 말씀드렸었죠?

 

끄라는 것의 의미는

 

이상적인 전압원은 단락시켜버리고

 

이상적인 전류원은 개방시켜버리는 것을

 

의미합니다.

 

 

외우지 마시고 잘 생각해보시면 압니다.

 

위 회로에서 끄다의 본질적의 의미는 아마도...

 

 '회로 구실을 못하게 만들어버려라' 일 것입니다

 

전압원이 회로구실을 못하게 만들려면 전압원 양단을

 

디지털멀티미터로 측정하였을때 0[V] 가 찍혀야겠죠?

 

이는. 바꾸어 말하면

 

단락회로와 동일합니다

 

전류원이 회로구실을 못하게 만들려면 전류원 양단을

 

디지털멀티미터로 측정하였을때 0[A] 가 찍혀야겠죠?

 

이는. 바꾸어 말하면

 

개방회로와 동일하죠.

 

이렇게 두회로의 전압원과 전류원을 끄게되면

 

아래와 같은 회로가 만들어집니다.

 

위 회로에서 등가 저항을 구하는 방법은

 

우리가 이전포스팅에서 배웠던 합성저항 공식과 동일합니다.

 

 

먼저 R1과 R2는 병렬회로이므로

 

1 / (1/2 + 1/6) = R1과 R2의 합성저항

 

즉,

 

R1과 R2의 합성저항이 1.5 [OHM]

 

나온다는 사실을 쉽게 구할 수 있고,

 

 

마찬가지로 R1 R2의 합성저항 1.5 [OHM]과 R3 0.5 [OHM]이

 

직렬연결 되어있으므로

 

R1 R2 R3의 총합성저항이 2 [OHM]이 된다는 사실을 알 수 있습니다.

 

즉 테브난 등가저항은 2 [OHM] 입니다.

 

 

 

 

그렇담 테브난 등가 전압은 어떻게 구해야 할까요???

 

 

먼저...

 

테브난 등가전압이라 함은

 

가변부하단을 제외한 A, B 단자의 왼쪽 회로 전압을 측정한 것이죠.

 

위회로가 이상적인 소자 및 전원만 사용한다고 가정하면 회로 A는

 

아래 회로 B처럼 대체될 수 있습니다.

 

그 이유인 즉슨

 

이상적인 전류원은 저항이 엄청나게 크기 때문에

 

실상 개방회로와 같기 때문이죠.

 

여기서 V(th)를 구하는건 식은죽 먹기입니다.

 

왜냐면...

 

이미 앞선 포스팅에서 수많은 강의를 해왔기 때문.

 

회로B의 각각 루프에 메시를 돌려봅시다.

 

 

먼저

 

 

 

-16 + 2 * I1 +6 * (I1 - I2) = 0 ∙∙∙∙ 1번 수식

 

1번수식을 정리해보면.

 

8 * I1 - 6 * I2 = 16

 

I2 = -1[A] ∙∙∙∙ 2번수식

 

식을 정리해보면

 

I1 =  1.25[A] 임을 알 수 있음.

 

즉 

Vth는

 

6* ( 1.25 + 1 ) = 13.5[V]

 

라는 사실.

 

정리하면

 

테브난 등가회로는

 

이렇게 구한 테브난 등가회로는 이렇게 쓰입니다.

 

실제로 가변부하는

 

 

냉장고가 될 수도 있고

 

세탁기가 될 수도 있겠죠.

 

테브난 등가회로로 나타냈으니 망정이지

 

이거를 이렇게 나타낸다면 얼마나 힘들겠어요???

 

부하가 바뀔때마다 매번 새로운 회로를 해석해야 하니 말입니다.

 

무슨이야긴지 충분히 이해하셨으리라 봅니다.

 

오늘 정신이 없는 상태에서 급하게 포스팅하다보니

 

계산실수가 있는가 모르겠네요..

 

무튼 언제든지 문제에 대한 피드백은 환영입니다.

 

오늘은 여기까지 할게요.